|
|
|
505402-55 | การออกแบบวงจรดิจิทัลขั้นสูง |
| Advanced Digital Circuit Designs |
| สังกัด | คณะเทคโนโลยีอุตสาหกรรม, หลักสูตรเทคโนโลยีอิเล็กทรอนิกส์และโทรคมนาคม |
| หน่วยกิต | 3 (2-2-5) |
| สถานะรายวิชา: | ใช้งาน | คำอธิบายรายวิชา | การออกแบบวงจรดิจิทัล การใช้การโปรแกรมภาษาฮาร์ดแวร์ VHDL, Verilog หรืออื่นๆ ลักษณะของการโปรแกรมภาษาฮาร์ดแวร์ ตัวอย่างวงจรที่ออกแบบ การจำลองการทำงานของวงจร การนำวงจรที่ออกแบบสร้างลงบน FPGA การใช้เครื่องมือจำลองการทำงานและสังเคราะห์วงจรที่มีมาตรฐานทางอุตสาหกรรม การออกแบบ FPGA สมัยใหม่และการออกแบบ ASIC |
| เงื่อนไขรายวิชา: | 504241 |
| เลือก ปีการศึกษา: 1 / 2559 | | รายชื่อ | | |
| |
| ม.ราชภัฏนครราชสีมา | | ปริญญาตรี (ต่อเนื่อง) ภาคกศ.ปช. | | กลุ่ม | วัน | เวลา | ห้อง | อาคาร | เรียน | ที่นั่ง(เปิด-ลง-เหลือ) | หมวด | | | | K1 | | เสาร์ | 13:40-17:00 | 29.5.4 | 030 | C | 18 | 7 | 11 | X | | | | | | เทคโนโลยีอิเล็กทรอนิกส์และโทรคมนาคม ปี 2 ขึ้นไป รุ่น 581 หมู่1 , ทุกชั้นปีอาจารย์: | นายสันติ ชวนนอก | | | | สำรองให้: | เทคโนโลยีอิเล็กทรอนิกส์และโทรคมนาคม ปี 2 ขึ้นไป รุ่น 581 หมู่1 , ทุกชั้นปี | 8-5-3 10-2-8 | | | | สอบปลายภาค: | 7 ม.ค. 2560 เวลา 09:00 - 11:00 เทคโนโลยีอิเล็กทรอนิกส์และโทรคมนาคม [552318267] (ปริญญาตรี (ต่อเนื่อง) ภาคกศ.ปช.) รุ่น/ชั้นปี 19 หมู่ 1 ห้องสอบ 29.5.1** เทคโนโลยีอิเล็กทรอนิกส์และโทรคมนาคม [552318267] (ปริญญาตรี (ต่อเนื่อง) ภาคกศ.ปช.) รุ่น/ชั้นปี 17 หมู่ 1 ห้องสอบ 29.5.1** | |
| คำอธิบายรายวิชา การออกแบบวงจรดิจิทัล การใช้การโปรแกรมภาษาฮาร์ดแวร์ VHDL, Verilog หรืออื่นๆ ลักษณะของการโปรแกรมภาษาฮาร์ดแวร์ ตัวอย่างวงจรที่ออกแบบ การจำลองการทำงานของวงจร การนำวงจรที่ออกแบบสร้างลงบน FPGA การใช้เครื่องมือจำลองการทำงานและสังเคราะห์วงจรที่มีมาตรฐานทางอุตสาหกรรม การออกแบบ FPGA สมัยใหม่และการออกแบบ ASIC หมายเหตุ เรียน C = Lecture L = Lab R = ประชุม S = Self Study T = ติว หมวด 10 = กรณีพิเศษ 11 = วิชาโท 12 = วิชาเลือกเสรี 13 = ชีพเลือก |
|